2. IP (Intellectual Property)
  3. FIR Compiler

FIR Compiler

概要

製品説明

Finite Impulse Response (FIR) Filter は、DSP システム内で最も遍在的で必須の構築ブロックです。アルゴリズムは非常にシンプルですが、インプリメンテーション仕様のタイプは膨大になる可能性もあり、デジタル ラジオなどフィルター機能を多用するシステムでは、ハードウェア エンジニアが長時間費やすこともあります。FIR Compiler は、ボタンを押すだけでよいためフィルター インプリメンテーション時間を短縮でき、FIR Filter 仕様の異なるハードウェア アーキテクチャ間でのトレードオフを作ることも可能です。

主な機能と利点

  • CORE Generator を利用した VHDL デモ テストベンチを提供
  • 直接型パイプライン化の Multiply Accumulate (MAC) FIR および直接型転置構成の MACFIR をサポート
  • 高性能 FIR (有限インパルス応答)、多相デシメーター、多相インターポレーター、ハーフバンド、ハーフバンド デシメーターおよびハーフバンド インターポレーター、ヒルベルト変換、および補間されたフィルターのインプリメンテーション
  • 高性能システム用に選択可能なバンド幅機能のインプリメンテーションを可能にする高度なインターリーブ チャネル
  • 対称型フィルターのインプリメンテーションに DSP48 スライスの複数カラムをサポート
  • ザイリンクス FIR Compiler コアのシステム レベル解析を可能にする固定小数点 Bit-Accurate (ビット アキュレート) C モデル
  • 複数のインプリメンテーション アーキテクチャ: DAFIR、加算ツリー ベースの MACFIR (Mult18x18 をサポートするデバイスに最適) とアダー チェーン ベースの MACFIR (XtremeDSP™ スライスを備えるデバイスに最適) をサポート
  • Versal デバイス (-1 スピード グレード) では、最大 680MHz の性能達成が可能
  • 2-2048 タップをサポート
  • 最小インプリメンテーションのためのハードウェア フォールディングの自動制御
  • 最大 64 チャネルまでサポート (チャネル ＝ 独立した音声/データ/映像ストリーム、FPGA が同時に処理しているその他のストリームと無相関)
  • 通常最大 64 のインターポレーション/デシメーション ファクターをサポートし、シングル チャネル フィルターの場合は最大 1024 をサポート
  • 最高 16 セットの係数をリロード可能
  • 消費エリアを減少させる自動係数構造最適化 - 対称およびハーフバンド
  • データと係数ストレージのためにブロック メモリと分散メモリを自動選択
  • Vivado™ IP Integrator、Vivado IP Catalog™、および AMD の System Generator for DSP™ で使用
  • スーパー サンプル レート フィルターコンフィギュレーションをサポート
  • Vivado IP Integrator、Vivado IP Catalog、Vitis Model Composerで使用

リソース使用率

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付
開発を始める

1. Choose your IP Solution

Choose the AMD FIR Compiler for applications that need a filter and a wide range of features.  For more information refer to the FIR Compiler Product Page or to the Features section of the FIR Compiler Product Guide (PG149).

2. Configure the IP

Before configuring the FIR Compiler, use a Filter Design tool, such as MATLAB®, to generate coefficients for the application.

Once you have the coefficients, configure the IP customization options. For details, the Customizing and Generating the Core section in the Design Flow Steps chapter of the FIR Compiler Product Guide (PG149).

Start by configuring the following options:

  • Filter Options Tab:
    • Filter Coefficients - Enter your coefficients generated in your Filter Design tool.
    • Filter Specification - Select the Type of Filter Implementation.
  • Channel Specification Tab:
    • Hardware Oversampling Specification.
    • Set the Input Sample Rate and the Clock Frequency.
  • Summary Tab:
    • Review the Summary of Configuration.

In addition, review the following tabs on the left side of the GUI:

  • Freq. Response: This enables you to verify that the frequency response matches your filter design requirements.
  • Implementation Details: This enables you to see the resources consumed by your filter configuration.

After the IP has been configured, generate the IP solution.

3. Generate the Example Design for a Demonstration Board

The FIR Compiler generates an example test bench along with the IP. Information on the test bench can be found in the Test Bench chapter of the FIR Compiler Product Guide (PG149). The best way to test a FIR Compiler implementation is to implement an impulse and review the impulse response in simulation. Many simulation tools allow formatting of the output in an analog format, which will give a visual view of the impulse response that can be reviewed in addition to the data response.

4. Integration

Now you are ready to integrate the FIR Compiler into your own application. The user interface is described in the Port Description section in the Product Specification chapter of the FIR Compiler Product Guide (PG149). Review the simulation in Step 3 as a reference on the expected waveforms for the interface ports.

Getting Started Resources