注記:
2024.1 が JESD204B コアをサポートする最後のリリースになります。新しいデザインには、JESD204C コアを使用してください。
製品説明
AMD LogiCORE™ IP JESD204C コアは、JESD204C に準拠する 1 Gbps ～ 32.5 Gbps のライン レートをサポートします。(サポートされている最大ライン レートは、選択したデバイスのトランシーバーの種類、およびスピード グレードによって異なります。) JESD204 コアは 64B66B または 8B10B リンク レイヤーのいずれかを使用して、トランスミッターまたはレシーバーとしてコンフィギュレーション可能です。JESD204C コアは、すべてのバージョンの JESD204B と完全な互換性があります。
主な機能と利点
- JEDEC® JESD204C.1 規格に準拠するように設計
- AMD Versal™ アダプティブ SoC では、GTY、GTYP、GTM (NRZ のみ) トランシーバーをサポート
- AMD UltraScale+™ および AMD UltraScale™ デバイスでは、GTH および GTY トランシーバーをサポート
- 各コアで最大 8 レーンまでをサポート。複数コアを使用した場合にはさらなるレーン数をサポート
- 64B66B および 8B10B リンク レイヤーをサポート
- 64B66B リンク レイヤーでは FEC Encoding (TX) および Decoding (RX) をサポート
- 64B66B リンク レイヤーでは CRC-12、CMD、および FEC メタ データ モードをサポート
- 64B66B リンク レイヤーではサブクラス 0 と1、8B10B リンク レイヤーではサブクラス 0、1、2 をサポート
- Versal アダプティブ SoC 向け Versal Adaptive SoC Transceiver Wizard、UltraScale および UltraScale+ デバイス向けの JESD204_PHY コアを使用した場合、物理リンク レイヤーおよびデータ リンク レイヤー機能を提供
注記: Versal Adaptive SoC Transceiver Wizard は、 JESD204C コアで直接使用され、JESD204_PHY は不要です。
- AXI4-Lite コンフィギュレーション インターフェイス
- AXI4-Stream データおよびコマンド インターフェイス
- JESD204_PHY コアまたは Versal Adaptive SoC Transceiver Wizard を使用して、TX コアと RX コア間でのトランシーバーの共有をサポート
リソース使用率
サポート
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付