重要なお知らせ:
2014.1 で廃止となるため、新規デザインでの使用は推奨されません。
機能は、直接 RTL 推論を使用して Vivado で実装できます。
製品説明
Multiply Accumulator IP は、2 つのオペランド (乗数と被乗数) を受けて、積 (A*B=Prod) を生成し、前の加算器/減算器の結果に対して加算/減算が行われます (S=S+/-Prod)。この生成値は、Bypass (S=Prod) のアサートによりロードできます。Multiply Adder IP は、Xtreme DSP™ スライスを使用してインプリメントされ、符号付きまたは符号なしデータをサポートしています。
主な機能と利点
- サポートされる乗算器入力範囲：1 ～ 31 ビット (符号なし)、2 ～ 32 ビット (符号付き) 出力幅範囲：1 ～ 79 ビット (符号なし)、2 ～ 80 ビット (符号付き)
- 最適スピードに合わせたレイテンシの設定が可能、最少数パイプラインの場合は「Latency = 1」が可能 (累算器レジスタが必要)
- リソース使用率の即座に概算
- AMD の CORE Generator™ で使用
サポート
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付