Binary Counter

概要

製品説明

ザイリンクス LogiCORE™ の Binary Counter IP コアには、LUT インプリメンテーションとシングル DSP48 スライス インプリメンテーションがあります。このコアを使用して、出力幅が 256 ビットまでのアップ カウンター、ダウン カウンター、および双方向カウンターを作成できます。カウンターがユーザー設定値に到達するときにアクティブになるように、ユーザーがプログラム可能なしきい値信号がサポートされています。カウント値の上限、およびカウンターのインクリメント値はユーザーが指定できます。カウンターがターミナル カウント値または指定値に到達すると、0 に戻ります。


主な機能と利点

  • アップ、ダウン、および双方向カウンターを生成
  • ファブリック インプリメンテーションをサポート (入力ビット幅:1 ~ 256)
  • DSP48 インプリメンテーションをサポート (最大 48 ビットのカウンター)
  • パイプラインの追加で最大スピード性能を実現
  • しきい値およびターミナル カウント値の検出に使用される予測の検出機能
  • ファブリック インプリメンテーションでオプションの同期セットおよび同期初期化機能
  • プログラム可能なしきい値出力 (オプション)
  • カウンター インクリメント値はユーザーが指定
  • カウント値の上限をプログラム可能

リソース使用率


サポート

資料
デフォルト デフォルト タイトル ドキュメント タイプ 日付