製品説明
乗算器による演算は必要不可欠であり、さまざまな DSP アプリケーションに使用されています。このため、実装効率とクロック性能の最大化が DSP システムに求められ、ハードウェア設計者にとって大きな課題となる場合があります。
Multiplier LogiCORE™ では、要求される最高の性能とリソース効率を実現しながら、FPGA デバイスの仕様を抽象化するため、設計者の負担を軽減できます。このコアは、パラレル乗算器または一定係数乗算器として構成可能であり、それぞれ異なる実装形式を備えています。さらに、リソース使用率を予測する機能があるため、ハードウェア設計者はシステムに応じた最適なソリューションをいち早く実現できます。
この IP では、乗算器のレイテンシを細かく制御 (パイプライン化) でき、DSP48 スライス ベースの乗算では対称丸めの使用が可能です。また、完全パイプライン化した実装では、最大クロック周波数の性能を達成できます。
主な機能と利点
- 2 の補数表現を用いた符号付き/符号なしの固定小数点乗算器
- パラレルおよび固定の一定係数乗算器
- 1 ～ 64 ビットの入力データ幅、1 ～ 128 ビットの出力データ幅をサポート
- DSP スライスを使用する場合、無限大への対称丸めが可能
- リソース使用率の即座に概算
- オプションのクロック イネーブル、同期クリア
- VHDL ビヘイビアー モデル
- リソース使用率の即座に概算
- ザイリンクスの Vivado® IP カタログ、System Generator for DSP で利用可能
リソース使用率
サポート
主な資料
デフォルト
デフォルト
タイトル
ドキュメント タイプ
日付