乗算器演算は、DSP アプリケーションに不可欠な機能です。このため、インプリメンテーション効率とクロック性能の最大化が DSP システムに求められ、ハードウェア設計者にとって大きな課題となる場合があります。
Multiplier LogiCORE™ では、要求される最高の性能とリソース効率を実現しながら、FPGA デバイスの仕様を抽象化するため、設計者の負担を軽減できます。このコアは、パラレル乗算器または一定係数乗算器としてコンフィギュレーション可能であり、それぞれ異なるインプリメンテーション形式を備えています。さらに、リソース使用率を予測する機能があるため、ハードウェア設計者はシステムに応じた最適なソリューションを逸早く実現できます。
この IP では、乗算器のレイテンシを細かく制御 (パイプライン化) でき、DSP48 スライス ベースの乗算では対称丸めの使用が可能です。また、完全パイプライン化したインプリメンテーションでは、最大クロック周波数の性能を達成できます。