2. IP
  3. 100GbE TCP Offload Engine IP core (TOE100G-IP)

100GbE TCP Offload Engine IP core (TOE100G-IP)

情報をリクエスト

製品説明

100GbE TCP Offloading Engine(TOE100G-IP) IP core is the epochal solution implemented without CPU. Generally, TCP processing is so complicated that expensive high-end CPU is required. TOE100G-IP built by pure hardwired logic can take place of such extra CPU for TCP protocol management. This IP product includes reference design for AMD FPGA. It helps you to reduce development time.

DesignGateway provides a demo file for AMD FPGA boards. You can evaluate TOE100G-IP core on a real board before purchasing.

主な機能と利点

  • All pure hardware TCP/IP protocol stack for 100Gbit Ethernet
  • Support IPv4 protocol
  • Support one port connection (Support Multi-session by implementing multiple cores)
  • Support both Server and Client mode (Passive/Active open and close)
  • Support Jumbo frame
  • Transmitted packet size aligned to 512-bit, transmitted data bus size
  • Total receive data size aligned to 512-bit, received data bus size
  • Simple data interface by standard FIFO interface at 512-bit data bus, and Simple control interface by single-port RAM interface
  • AXI4 stream interface with AMD Ethernet MAC
  • Provide free evaluation bit file for FPGA Development Kits
  • Reference design is included in IP core product

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証？ スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Kintex-UP Family XCKU5P -2 Vivado ML 2021.1 Y 2116 10430 535 0 0 0 330
Zynq-UP-RFSoC Family XCZU28DR -2 Vivado ML 2021.1 Y 2101 10418 535 0 0 0 330
VERSAL_AI_CORE Family XCVC1902 -2 Vivado ML 2021.1 Y 2250 11011 510 0 0 0 330

IP の品質指標

一般的な情報

データ作成日 Sep 19, 2023
現在の IP リビジョン番号 1.1
現在のリビジョンのリリース日 Jul 15, 2022
初期バージョンのリリース日 Feb 24, 2021

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 1
参照資料の有無 Y

デリバラブル (成果物)

購入可能な IP 形式 Netlist
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 UCF
市販の評価ボードの有無 Y
ボード上で使用した FPGA Kintex UltraScale+
ソフトウェア ドライバーの有無 N
ドライバーの OS サポート NA

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Xilinx XST
スタティックタイミング解析実施の有無 N
AXI インターフェイス AXI4
IP-XACT メタデータの有無 N

検証

資料検証計画の有無 No
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック None
タイミング検証実施の有無 N
タイミング検証レポートの有無 N
サポートされるシミュレーター Xilinx lSim

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム VCK190, VCU118, KCU116, AlveoU250
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N