Vivado HLS (高位合成)
C、C++、System C 仕様を有効にして迅速な IP の生成
近年、ワイヤレス、医療、防衛、および民生用アプリケーションで使用されている高度なアルゴリズムは、従来に比べてはるかに高機能化されています。すべての Vivado HLx Edition に統合されている Vivado® 高位合成 (HLS) ツールは、RTL を手動で作成する必要がなく、C、C++、System C 仕様をザイリンクスのデバイスへ直接合成できるようにするため、IP の生成を迅速に行うことができます。Vivado HLS は、ISE® と Vivado 設計環境の両方で利用できるため、システム設計者とデザイン設計者は同様にスピーディな IP 生成が可能です。
- アルゴリズム記述、データ タイプ仕様 (整数、固定小数点、浮動小数点)、およびインターフェイス (FIFO、AXI4、AXI4-Lite、AXI4-Stream) の抽象化
- 任意精度データ型、ビデオ、DSP など、豊富なライブラリ (以下のライブラリ セクションを参照)
- 最高の RoQ を生み出す命令駆動型でアーキテクチャ対応の合成
- 手作業でコード化した RTL に匹敵する QoR (結果品質) を迅速に生み出す
- C/C++ テストベンチ シミュレーションを使用する迅速な検証、自動の VHDL/Verilog シミュレーションおよびテスト ベンチ生成
- 多言語サポート、業界で最も幅広い言語をカバー
- ザイリンクスのオンチップ メモリ、DSP エレメント、浮動小数点ライブラリを自動的に使用
Vivado HLS は、ISE Design Suite 特有の旧アーキテクチャをサポートしており、Vivado HLx Edition の一部として自動的にインストールします。
ライブラリ
次のライブラリが Vivado HLS に含まれています。
| タイトル | 内容 |
|---|---|
| 任意精度データ型 | 整数および固定小数点 (ap_cint.h、ap_int.h、systemc.h) |
| HLS ストリーム | ストリーミング データ構造用のモデル。最高の性能とエリアを達成するために使用。 |
| HLS Math | 標準 C (math.h) および C++ (cmath.h) Math ライブラリの合成をサポート。浮動小数点型と固定小数点型の関数をサポート : abs、atan、atanf、atan2、atan2、ceil、ceilf、copysign、copysignf、cos、cosf、coshf、expf、fabs、fabsf、floorf、fmax、fmin、logf、fpclassify、isfinite、isinf、isnan、isnormal、log、log10、modf、modff、recip、recipf、round、rsqrt、rsqrtf、1/sqrt、signbit、sin、sincos、sincosf、sinf、sinhf、sqrt、tan、tanf、trunc |
| HLS ビデオ | 特定のデータ型、メモリ ライン バッファー、およびメモリ ウィンドウを使用して、C++ で記述されたビデオ デザインをモデル化する際に必要なビデオ ライブラリ (hls_video.h)。hls::mat データ型を使用することによって、Vivado HLS は既存の OpenCV 関数にも対応可能 : AXIvideo2cvMat、AXIvideo2CvMat、AXIvideo2IplImage、cvMat2AXIvideo、CvMat2AXIvideo、cvMat2hlsMat、CvMat2hlsMat、CvMat2hlsWindow、hlsMat2cvMat、hlsMat2CvMat、hlsMat2IplImage、hlsWindow2CvMat、IplImage2AXIvideo、IplImage2hlsMat、AbsDiff、AddS、AddWeighted、And、Avg、AvgSdv、Cmp、CmpS、CornerHarris、CvtColor、Dilate、Duplicate、EqualizeHist、Erode、FASTX、Filter2D、GaussianBlur、Harris、HoughLines2、Integral、InitUndistortRectifyMap、Max、MaxS、Mean、Merge、Min、MinMaxLoc、MinS、Mul、Not、PaintMask、PyrDown、PyrUp、Range、Remap、Reduce、Resize、Set、Scale、Sobel、Split、SubRS、SubS、Sum、Threshold、Zero |
| HLS IP | LogiCORE IP FFT および FIR Compiler を統合 (hls_fft.h、hls_fir.h、ap_shift_reg.h) |
| HLS 線形代数 | 次の関数をサポート: cholesky、cholesky_inverse、matrix_multiply、qrf、qr_inverse、svd (hls_linear_algebra.h) |
| HLS DSP | 次の関数をサポート : atan2、awgn、cmpy、convolution_encoder、nco、 qam_demod、qam_mod、sqrt、viterbi_decoder (hls_dsp.h) |
開発者ゾーン
設計時間を短縮し、デザインの拡張性と再利用を求める FPGA 設計者向けに、ザイリンクスは C ベースのデザイン アブストラクションからプラグアンドプレイ IP に至るまで、包括的なソリューションを提供しています。これらを活用することによって、ハードウェア開発、システム レベルの統合、およびインプリメンテーションでのボトルネックに対応できます。
トレーニングおよびサポート
設計開始
次のビデオをご覧になり、ツール インストールや設計をはじめてください。
デザイン フロー
Vivado についての詳細は、以下のデザイン フローを選択してください。
