UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

近年、ワイヤレス、医療、防衛、および民生用アプリケーションで使用されている高度なアルゴリズムは、従来に比べてはるかに高機能化されています。すべての Vivado HLx Edition に統合されている Vivado® 高位合成 (HLS) ツールは、RTL を手動で作成する必要がなく、C、C++、System C 仕様を All Programmable デバイスへ直接合成できるようにするため、IP の生成を迅速に行うことができます。Vivado HLS は、ISE® と Vivado 設計環境の両方で利用できるので、システム設計者とデザイン設計者は同様にスピーディな IP 生成が可能です。

  • アルゴリズム記述、データ タイプ仕様 (整数、固定小数点、浮動小数点)、およびインターフェイス (FIFO、AXI4、AXI4-Lite、AXI4-Stream) の抽象化
  • 任意精度データ型、ビデオ、DSP など、豊富なライブラリ (以下のライブラリ セクションを参照)
  • 最高の RoQ を生み出す命令駆動型でアーキテクチャ対応の合成
  • 手作業でコード化した RTL に匹敵する QoR (結果品質) を迅速に生み出す
  • C/C++ テストベンチ シミュレーションを使用する迅速な検証、自動の VHDL/Verilog シミュレーションおよびテスト ベンチ生成
  • 多言語サポート、業界で最も幅広い言語をカバー
  • ザイリンクスのオンチップ メモリ、DSP エレメント、浮動小数点ライブラリを自動的に使用

Vivado HLS は、ISE Design Suite 特有の旧アーキテクチャをサポートしており、Vivado HLx Edition の一部として自動的にインストールします。

ライブラリ

次のライブラリが Vivado HLS に含まれています。

タイトル 内容
任意精度データ型 整数および固定小数点 (ap_cint.h、ap_int.h、systemc.h) 
HLS ストリーム ストリーミング データ構造用のモデル。最高の性能とエリアを達成するために使用。
HLS Math 標準 C (math.h) および C++ (cmath.h) Math ライブラリの合成をサポート。浮動小数点型と固定小数点型の関数をサポート : abs、atan、atanf、atan2、atan2、ceil、ceilf、copysign、copysignf、cos、cosf、coshf、expf、fabs、fabsf、floorf、fmax、fmin、logf、fpclassify、isfinite、isinf、isnan、isnormal、log、log10、modf、modff、recip、recipf、round、rsqrt、rsqrtf、1/sqrt、signbit、sin、sincos、sincosf、sinf、sinhf、sqrt、tan、tanf、trunc
HLS ビデオ 特定のデータ型、メモリ ライン バッファー、およびメモリ ウィンドウを使用して、C++ で記述されたビデオ デザインをモデル化する際に必要なビデオ ライブラリ (hls_video.h)。hls::mat データ型を使用することによって、Vivado HLS は既存の OpenCV 関数にも対応可能 : AXIvideo2cvMat、AXIvideo2CvMat、AXIvideo2IplImage、cvMat2AXIvideo、CvMat2AXIvideo、cvMat2hlsMat、CvMat2hlsMat、CvMat2hlsWindow、hlsMat2cvMat、hlsMat2CvMat、hlsMat2IplImage、hlsWindow2CvMat、IplImage2AXIvideo、IplImage2hlsMat、AbsDiff、AddS、AddWeighted、And、Avg、AvgSdv、Cmp、CmpS、CornerHarris、CvtColor、Dilate、Duplicate、EqualizeHist、Erode、FASTX、Filter2D、GaussianBlur、Harris、HoughLines2、Integral、InitUndistortRectifyMap、Max、MaxS、Mean、Merge、Min、MinMaxLoc、MinS、Mul、Not、PaintMask、PyrDown、PyrUp、Range、Remap、Reduce、Resize、Set、Scale、Sobel、Split、SubRS、SubS、Sum、Threshold、Zero
HLS IP LogiCORE IP FFT および FIR Compiler を統合 (hls_fft.h、hls_fir.h、ap_shift_reg.h)
HLS 線形代数 次の関数をサポート: cholesky、cholesky_inverse、matrix_multiply、qrf、qr_inverse、svd (hls_linear_algebra.h)
HLS DSP 次の関数をサポート : atan2、awgn、cmpy、convolution_encoder、nco、 qam_demod、qam_mod、sqrt、viterbi_decoder (hls_dsp.h)

開発者ゾーン

設計時間を短縮し、デザインの拡張性と再利用にも対応できることを目指す FPGA 設計者向けに、ザイリンクスは C ベースのデザイン アブストラクションからプラグアンドプレイ IP に至るまで、包括的なソリューションを提供しています。これらを使用することによって、ハードウェア開発、システム レベルの統合、およびインプリメンテーションでのボトルネックに対応できます。

software-tile
ザイリンクスのソフトウェア開発環境およびエンベッデド プラットフォームは、使い勝手の良い画期的なツール、ライブラリ、設計手法など包括的なソリューションを提供しています。
アクセラレーション ゾーン
ザイリンクスの UltraScale /UltraScale+ FPGA は、世界最大規模かつ革新的なクラウド コンピューティング サービスの多くにおいて、ハードウェアおよびアプリケーション開発者に大きな力を与えています。
hardware-tile
ザイリンクスの All Programmable デバイスが誕生し、従来型のプログラマブル ロジックからインテグレイテッド プログラマブル システムの時代へと移行し、システム インテグレーションの利点を活かすことができます
revision-tile
ザイリンクスは、高性能かつ高効率なニューラル ネットワーク、アルゴリズム、アプリケーションを展開するための開発スタックおよびハードウェア プラットフォームを含む機械学習ソリューションを提供しています。
system-tile
ザイリンクスは、Mathworks 社や National Instruments 社などのワールドクラスのパートナー企業と密接に協力し迅速なシステム開発を可能にします。
このページをブックマークに追加