UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

16 ポートCPRI スイッチのデモ デザイン

高密度化、CRAM 動作、カバー範囲向上を目的とするスモール セル配備などワイヤレス環境の進化に伴い、フロントホールのリンクは帯域幅 (BW) やヘテロジニアス ネットワークへの対応など、さまざまな課題を抱えるようになりました。ザイリンクスは、ベースバンド プロセッシング ユニット (IQ スイッチング) による多数の RRH (リモート ラジオ ヘッド) やデイジーチェーンまたは相互接続された少数の RRH を可能にする軽量イーサネット スイッチ、さらには追加ファイバーやその他の技術を使用せずにフロントホール帯域幅を増加させることが可能な IQ Compression など、スイッチング ニーズに対応するソリューションを提供しています。

POC (概念実証) の概要

このデモ デザインは、ザイリンクスの CPRI IP、I/Q Switch IP、および Lightweight Ethernet Switch IP を使用して、集中型のベースバンド プロセッシング リソースとリモート無線ユニットとの相互接続用に、拡張および再コンフィギュレーションを可能にするフロントホール ネットワーキング ソリューションを提供しています。デモでは、CPRI レート 8 (10.137Gbps) で動作する 16 ポートのスイッチ (8 スレーブ シリアル BBU I/F および 8 マスター リモート無線リンク) を実装しています。このデザインでは、ASIC クラス シリアル トランシーバー搭載のザイリンクス UltraScale デバイスでのインプリメンテーションに最適なザイリンクス CPRI、I/Q Switch、および Lightweight Ethernet Switch IP を使用した、フロントホール スイッチング ソリューションを提供します。

主な特長

  • 16 本の CPRI ポート : 8 スレーブ シリアル BBU IF、8 マスター リモート無線リンク
  • PoC デザインはザイリンクス LogiCORE CPRI IP CPRI レート 8 (10.137Gbps) で動作
  • すべての CPRI IP で共有されるクロッキング ロジック
  • スレーブ同期化モジュールがリンク遅延を測定
  • デザインのコンフィギュレーションおよび制御用に統合された Microblaze プロセッシング サブシステム
  • I/Q Switch がアンテナ キャリア (AxC) レベルのポイント間またはマルチキャスト/ブロードキャスト スイッチング機能を提供
    • 各内部ポートにつき最大 256 タイム スロットで、CPRI レート 8 を超えるレートに対応
    • データ/ルーティングテーブルのダブル バンキングにより、ルーティングのリアルタイム調整が可能
    • AXI-Lite インターフェイスを介してマイクロプロセッサで制御されるルーティング コンフィギュレーション
    • 確定レイテンシ
  • 低コスト、11 ポートの軽量イーサネット スイッチ
    • 4 ポートのギガビット スイッチ : BBU、ローカル マイクロプロセッサ、デバッグ、RRU アグリゲーター/デアグリゲーター
    • RRU CPRI ポート (最大 100Mbps) 用の 8 ポート アグリゲーター/デアグリゲーター
    • 最大イーサネット フレーム サイズ : 2048 バイト
    • 自動および手動のアドレス学習
    • 64 エントリのアドレス テーブル
  • UltraScale デバイスをサポート

アプリケーション

高帯域幅への要求やベースバンド プロセッシング リソースとリモート無線ユニット間の物理的距離の増加に伴い、フロントホール ネットワーキングのコストを最小限に抑えるためには、コンフィギュレーション可能な CPRI スイッチ ソリューションが必要です。集中型のベースバンド プロセッシング (CRAN) などのアーキテクチャ開発によって、ネットワーク リソースが効率的に共有され、資本コストや運営コスト面でメリットが生じます。しかしながら、フロントホール ネットワークの柔軟性は、BBU-RRU のポイント間リンクによって制限されます。

図 1 のワイヤレス システム簡略図では、フロントホール ネットワークの柔軟性を向上させるために CPRI スイッチを使用しています。このデザインでは集中型ベースバンド プロセッシング プールが CPRI スイッチを利用することで、4 つのアンテナをホスティングする 2 つのリモート サイトへ接続できることを示しています。

16X16-iq-switch
図 1 - CPRI IQ スイッチを使用するワイヤレス システムの簡略図

アーキテクチャ

ザイリンクスのワイヤレス通信向けソリューションの詳細は、ワイヤレス IP およびリファレンス デザインのページをご覧ください。

高速シリアル トランシーバー リンク間の切り替えを可能にするため、CPRI スイッチが BBU インターフェイスと RRU インターフェイスの両方に 8 つの CPRI IP コアを実装します。 図 2 に示すように、CPRI スイッチのサブシステムは、ローカルのマイクロプロセッサ インターフェイスを介して設定および制御されます。  PoC デザインには、必要なクロック生成およびバッファリング リソースも含まれています。

図 3 に示す CPRI スイッチング サブシステムのアーキテクチャでは、配線密集を緩和するため、シングル パスのみのバス インターフェイス接続を示しています。 赤線で示したシリアル リンクは、リンクのデータ ストリームをデシリアライズして、それぞれのインターフェイスで I/Q および Ethernet データ スイッチングを可能にする BBU サブシステムと CPRI RRU サブシステムへ接続しています。 ダウンリンク (青) およびアップリンク (緑) の I/Q データ パスは、同期信号を使用してアップリンク データ ストリームをアラインさせる同期化ブロックを介して配線されています。 軽量イーサネット スイッチは、BBU CPRI サブシステムおよび各リモート無線ユニットの 8 デアグリゲート イーサネット リンクへギガビット リンク (オレンジ色) を提供します。  CPRI および Switching IP は、マイクロプロセッサ制御の下で AXI4-Lite インターフェイス (グレイ) を介して設定されます。

図 2 - CPRI IQ スイッチのデザイン

クリックして拡大

図 3 - CPRI IQ スイッチのアーキテクチャ

IQ スイッチのアーキテクチャ

IQ スイッチを使用することで、任意の Ingress タイムスロット信号を任意の Egress ポート タイムスロットへ送信できます。Ingress タイムスロット信号は、複数の Egress ポートへ送信することも可能です (マルチキャスト/ブロードキャスト)。この場合、スイッチング ファブリックは、デュアル ポート メモリとして構成された 2D アレイの BRAM として実装されます。Ingress データ フレームは、各列のそれぞれの BRAM で複製されるため、すべての Egress ポートがフレーム内の任意の IQ サンプルへアクセスできます。付加的な BRAM を使用することで、フレーム内の任意のタイムスロットからのデータを任意の Egress ポートのタイムスロットへ転送できるようになります。追加ブロックでは、スキュー調整やタイミングの同期化を行います。

図 4 - IQ スイッチのアーキテクチャ
図 4 - IQ スイッチのアーキテクチャ

軽量イーサネット スイッチのアーキテクチャ

軽量イーサネット スイッチ (Switch) のアーキテクチャは、システムの通常動作時にイーサネット トラフィックがほとんど必要ない複数のダウンストリーム (無線) リンク間で有効な帯域幅を共有することを基本としています。 この PoC サンプル デザインでは、8 つのダウンストリーム CPRI リンクがアグリゲート/デアグリゲートを介して接続され、メイン スイッチへの 1 つのリンクを共有しています。 図 5 では、分かりやすく説明するために、8 本の CPRI 無線リンクのうち 3 本だけを示しています。

図 5 - 軽量イーサネット スイッチのアーキテクチャ
図 5 - 軽量イーサネット スイッチのアーキテクチャ

検証

CPRI スイッチの各コンポーネントは、UVM メソドロジーを使用して個別に検証されています。 選択されたスイッチ コンフィギュレーションの動作は、シミュレーションで検証されています。

このページをブックマークに追加