UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

包括的な RF アナログ-デジタル シグナル チェーンを統合

Zynq® UltraScale+™ RFSoC は、SoC アーキテクチャにRF マルチギガ サンプリング データ コンバーターと Soft-Decision Forward Error Correction (SD-FEC) を統合したものです。Zynq UltraScale+ デバイスに Arm® Cortex™-A53 プロセッシング サブシステム、UltraScale+ プログラマブル ロジック、そして最も高い信号処理帯域幅を備えたこの新しいファミリは、無線、ケーブル アクセス、テスト/測定、早期警告/レーダーやその他の高性能 RF アプリケーションに最適です。

ブロック図 説明
アプリケーション

クリックして拡大表示

8x8 チャネルの RF アナログを搭載

  • 8x 4GSPS 12 ビット ADC
  • 8x 6.4GSPS 14 ビット DAC

 

MIMO 向けのリモート無線

モバイル/チップ テスター

テストおよび測定装置


クリックして拡大表示

統合 SD-FEC コアを搭載

  • 42Gb/s を超える LDPC エンコード システム スループット
  • 10Gb/s を超える LDPC デコード システム スループット
  • 7Gb/s を超えるターボ デコード システム スループット
  • カスタム LDPC 符号の構築をサポート
5G ベースバンド

クリックして拡大表示

8x8 RF アナログおよび統合 SD-FEC コアを搭載

  • 8x 4GSPS 12 ビット ADC
  • 8x 6.4GSPS 14 ビット DAC
  • 42Gb/s を超える LDPC FEC エンコード システム スループット
  • 10Gb/s LDPC FEC デコード スループット
  • カスタム LDPC 符号の構築をサポート
  • 7Gb/s を超えるターボ デコード システム スループット

ケーブル アクセス Remote-PHY

無線バックホール


クリックして拡大表示

16x16 チャネルの RF アナログを搭載 

  • 16x 2GSPS 12 ビット ADC
  • 16x 6.4GSPS 14 ビット DAC

MIMO 向けのリモート無線

フェーズド アレイ EW/レーダー

価値 機能
システム性能とスループット
  • ディスクリート ADC/DAC コンポーネントが不要なため、フットプリントが削減
  • 拡張性に優れているため、RF チャネル数が増加
  • 統合された SD-FEC コアを搭載
これまでにないレベルの統合、性能、および消費電力を実現
  • ADC/DAC コンポーネントが不要なため、消費電力が削減
  • FPGA とアナログ回路間のインターフェイスに消費電力がない
  • 5G および DOCSIS3.1 LDPC FEC の厳しい温度要件を満たす
  • ソフトウェア実装と比べて SD-FEC コアの電力効率が 80% 向上
実証済みの生産性
  • デジタル ドメインの RF デザインは優れた柔軟性を提供
  • 難しい JESD204B/C アナログ インターフェイス デザインが不要
  • コンポーネント数が少ないシンプルなシステムおよび PCB デザイン
  • デジタル ビームフォーミングとシグナル コンディショニング用の統合制御

ダイレクト RF シグナル チェーンの機能

  ZU21DR ZU25DR ZU27DR ZU28DR ZU29DR
12 ビット、4GSPS RF-ADC - 8 8 8 -
12 ビット、2GSPS RF-ADC - - - - 16
14 ビット、6.4GSPS RF-DAC - 8 8 8 16
SD-FEC 8 - - 8 -
PDF をダウンロード

プログラマブル ロジックの機能

  ZU21DR ZU25DR ZU27DR ZU28DR ZU29DR
システム ロジック セル (K) 930 678 930 930 930
DSP スライス 4,272 3,145 4,272 4,272 4,272
メモリ (Mb) 60.5 41.3 60.5 60.5 60.5
33G トランシーバー 16 8 16 16 16
最大 I/O ピン数 241 371 371 371 456
PDF をダウンロード

プロセッシング システムの機能

  ZU21DR ZU25DR ZU27DR ZU28DR ZU29DR
アプリケーション プロセッシング ユニット 最大 1.5GHz のクワッド コア Arm Cortex-A53 MPCore
リアルタイム プロセッシング ユニット 最大 533MHz のデュアル コア Arm Cortex-R5 MPCore
ダイナミック メモリ インターフェイス DDR4、LPDDR4、DDR3、DDR3L、LPDDR3
高速ペリフェラル PCIe® Gen2、USB3.1、SATA 3.0、DisplayPort、Gigabit Ethernet

開発者ゾーン

ザイリンクスは、無線システムの設計/検証、ロジック デザイン、エンベデッド SW 開発、シミュレーションのための包括的なツール フローを提供しています。ツール フローは、RF サンプリング用の IP やソフトウェア ドライバーから、 C/C++、MATLAB、Simulink を使用するデザイン入力ソリューションに至るまで幅広くカバーしています。包括的な開発フローにより、ハードウェア、ソフトウェア、およびシステム レベルでのアクセシビリティが向上します。

software-tile
ザイリンクスのソフトウェア開発環境およびエンベッデド プラットフォームは、使い勝手の良い画期的なツール、ライブラリ、設計手法など包括的なソリューションを提供しています。
アクセラレーション ゾーン
ザイリンクスの UltraScale /UltraScale+ FPGA は、世界最大規模かつ革新的なクラウド コンピューティング サービスの多くにおいて、ハードウェアおよびアプリケーション開発者に大きな力を与えています。
hardware-tile
ザイリンクスの デバイスが誕生し、従来型のプログラマブル ロジックからインテグレイテッド プログラマブル システムの時代へと移行し、システム インテグレーションの利点を活かすことができます
revision-tile
ザイリンクスは、高性能かつ高効率なニューラル ネットワーク、アルゴリズム、アプリケーションを展開するための開発スタックおよびハードウェア プラットフォームを含む機械学習ソリューションを提供しています。
system-tile
ザイリンクスは、Mathworks 社や National Instruments 社などのワールドクラスのパートナー企業と密接に協力し迅速なシステム開発を可能にします。

オンライン ビデオ


すべてのビデオ

このページをブックマークに追加