ML505

This reference system demonstrates the functionality of the PLBv46 Endpoint Bridge for PCI Express® used in the Xilinx ML505 Embedded Development Platform.

Virtex®-5 FPGA での SPI フラッシュ メモリへのポストコンフィギュレーション アクセス

ML505/ML506/ML507 入門チュートリアルは、Virtex®-5 ML505、ML506 および ML507 評価プラットフォームの使用方法やセットアップ方法について示します。これらのボードは、いくつかのプリインストールされたデモンストレーションで構成されています。このチュートリアルは、これらのデモンストレーションを通じて ML50x ボード上で動作させる方法を示します。

これは ML505、ML506、および ML507 回路図です。PCB ファイル (Allegro 15.x) と回路図ソース ファイル (Viewdraw) は、以下のリンクからアクセス可能です。

このアプリケーション ノードでは、Treck TCP/IP を用いた、エンベデッド システムにおける XPS LocalLink Tri Mode Ethernet MAC (TEMAC) のパフォーマンス計測方法について説明します。

このユーザー ガイドでは、ML505 (LXT)、ML506 (SXT)、および ML507 (FXT) 評価プラットフォームを使用した Virtex®-5 デバイスの機能を示すいくつかのデザインを紹介します。ここで示されているデザインには、エンベデッド PowerPC® 440 プロセッサ ブロック、MicroBlaze™ ソフト プロセッサ、統合されたトライ モード イーサネット MAC、RocketIO™ GTP または GTX トランシーバをベースにしたプロセッシング システムが含まれます。

ML50x ボードでは、Virtex®-5 FPGA の機能をお試しいただけます。このユーザー ガイドでは、ML505 (LXT)、ML506 (SXT)、および ML507 (FXT) 評価プラットフォームの機能と動作方法を説明します。