リソース
ザイリンクス、パートナ、ウェブからのシグナル インテグリティ リソース
以下のリソースからお選びください。
技術資料
デバイス ファミリのユーザー ガイド
各ファミリのデバイスの性能、サポートされる IO 規格、SSO ガイドライン、PCB デザイン考察などの情報を提供します。
ザイリンクス ソフトウェア マニュアル
IBISWriter を使用したデザイン固有の IBIS モデルの生成に関する資料を提供します。
FPGA を PCB に効率良く搭載する手法 (ホワイト ペーパ)
PCB デザイン フローのシステム レベルのサマリ。シグナル インテグリティと電力インテグリティの側面を強調しています。
関連製品
開発 / リファレンス ボード
ザイリンクスとパートナでは、お客様の高速 RocketIO シリアル トランシーバ、高速メモリ インターフェイスなどを使ったデザインの開発とテストにお役に立てていただくよう、フル ラインの開発ボードとリファレンス ボードを用意しています。
関連情報
業界のリソース
以下のリンクは、高速 PCB デザインと測定に関する追加の情報とサービスを提供するものです。
参考文献
- “Computer Circuits Electrical Design” by Ron K. Poon
- “Digital Systems Engineering” by” William J. Daly and John W. Poulton
- “High-Frequency Characterization of Electronic Packaging” by Luc Martens
- “Signal Integrity – Simplified” by Eric Bogatin
- “High-Speed Digital Design: A Handbook of Black Magic” by Howard Johnson
- “High Speed Signal Propagation: Advanced Black Magic” by Howard Johnson
- “Digital Signal Integrity: Modeling and Simulation with Interconnects and Packages” by Brian Young
- “MECL System Design Handbook,” Motorola Semiconductor Products, Inc.
- “High-Speed Digital System Design: A Handbook of Interconnect Theory and Design Practices” by Stephen H. Hall, Garrett W. Hall, and James A. McCall
フォーラム
トレーニング
ザイリンクス トレーニング コース
ザイリンクスでは、高性能 FPGA を使って設計する際の PCB デザイン考察に関するコースを用意しています。たとえば、 「高速シグナル インテグリティ デザイン」コースでは、ザイリンクス FPGA と半導体メモリ間の高速インターフェイスにおけるシグナル インテグリティ技術の使用方法を学びます。 このコースでは、以下を提供します。
- 伝送ラインの終端処理、負荷、およびジッタを含む高速バスおよびクロック設計についてのより深い理解
- IBIS モデルを動作させたり、 CAD パッケージを使用したシミュレーションを完成させる実習の機会
- PCB 効果およびオンチップ終端
サービス
ザイリンクス デザイン サービス
ザイリンクスは、教育サービス、サポートサービス、およびデザインサービスを含む包括的なサービスを用意しています。これにより、time-to-knowledge と time-to-market を加速することができます。新しいマルチギガビット シリアル システムを効率よく設計するには、完全なチャネルを理解することが欠かせません。ザイリンクスの RocketIO デザイン サービスは、新しいテクニックを利用し、社内の専門的知識と最新のツールを使用して、正確なモデル、評価用プラットフォーム、および生産用バックプレーンを創造します。ザイリンクスは、企業が1 Gbps～10 Gbps 以上のチャネルの全側面を設計し、シミュレーションを行い、そして特性化することを支援します。
XPERTS パートナ デザイン サービス
ザイリンクスのパートナは、シグナル インテグリティ解析や PCB デザインを含むデザイン サービスを幅広く提供しています。
|
