2. IP
  3. AXI Chip2Chip

AXI Chip2Chip

概要

製品説明

Vivado® ソフトウェア内に含まれており、追加料金は発生しません。

LogiCORE™ IP AXI Chip2Chip は、Vivado™ Design Suite で使用するソフト IP コアです。適応可能なブロックは、複数デバイスで構成されるシステム オン チップ (SoC) ソリューションの AXI システム間にブリッジ機能を提供します。このコアは、マルチ デバイスのインターフェイス オプションをサポートし、LPC (low pin count) で高性能な AXI チップオンチップ間ブリッジ ソリューションを提供します。

主な機能と利点

  • AXI4 メモリ マップされたユーザー インターフェイスをサポート
  • オプションの32 ビット AXI4-Lite データ幅をサポート
  • シングルエンドまたは差動 SelectIO™ FPGA インターフェイスおよび Aurora FPGA インターフェイスをサポート
  • AXI4 および AXI4-Lite インターフェイスでマスター モードまたはスレーブ モードを個別に選択可能
  • 32 ～ 64 ビットの AXI データ幅をサポート
  • 非同期のアクティブ Low リセットをサポート
  • 共通クロックまたは個別クロックの動作をサポート
  • I/O 使用率削減のため、複数のデータ幅変換をサポート
  • スキュー調整動作を伴う Link Detect FSM をサポート
  • 差動 I/O のサポート (差動クロック、または差動クロックとデータ オプション)
  • 5 つすべての AXI チャネルが独立動作できる
  • 割り込み通信用にチャネルを介した優先度の高い遮断機能をサポート
  • リンクの状態をモニタリングしてレポートするための専用の優先度の高い内部チャネルを提供
  • リンク エラーやマルチビット エラーなどのエラー割り込み信号を生成
  • Aurora インターフェイス用にシングルビット エラー修正機能付きの ECC をサポート

リソース使用率

サポート

デバイス ファミリ:

デザイン ツール:

資料

主な資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付