UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AXI Chip2Chip

製品説明

Vivado® ソフトウェア内に含まれており、追加料金は発生しません。

LogiCORE™ IP AXI Chip2Chip は、Vivado® Design Suite で使用するソフト IP コアです。 柔軟性のあるブロックが マルチ デバイス システム オン チップ ソリューション向け AXI システム間のブリッジングを提供します。このコアは、マルチ デバイスのインターフェイス オプションをサポートし、LPC (low pin count) で高性能な AXI チップオンチップ間ブリッジ ソリューションを提供します。


主な機能と利点

  • AXI4 メモリ マップされたユーザー インターフェイスをサポート
  • オプションの32 ビット AXI4-Lite データ幅をサポート
  • シングルエンドまたは差動 SelectIO™ FPGA インターフェイスおよび Aurora FPGA インターフェイスをサポート
  • AXI4 および AXI4-Lite インターフェイスでマスター モードまたはスレーブ モードを個別に選択可能
  • 32 ~ 64 ビットの AXI データ幅をサポート
  • 非同期のアクティブ Low リセットをサポート
  • 共通クロックまたは個別クロックの動作をサポート
  • I/O 使用率削減のため、複数のデータ幅変換をサポート
  • スキュー調整動作を伴う Link Detect FSM をサポート
  • 差動 I/O サポート (差動クロックまたは差動クロックおよびデータ オプション)
  • 5 つすべての AXI チャネルが独立動作できる
  • 割り込み通信用にチャネルを介した優先度の高い遮断機能をサポート
  • リンクの状態をモニタリングしてレポートするための専用の優先度の高い内部チャネルを提供
  • リンク エラーやマルチビット エラーなどのエラー割り込み信号を生成
  • Aurora インターフェイス用にシングルビット エラー修正機能付きの ECC をサポート

リソース使用率


サポート

このページをブックマークに追加