デザインの反復作業の高速化と FMAX の向上
Vivado は、AMD のアダプティブ SoC および FPGA 向けの設計環境であり、デザイン入力、合成、配置配線、検証/シミュレーション ツールが統合されています。
Vivado デザイン ソフトウェアの高度な機能を利用することで、コンパイル時間やデザインの反復作業を削減でき、また AMD アダプティブ SoC/FPGA の消費電力をより正確に見積もることができます。(インフォグラフィック - 2023 年 5 月)
Vivado について簡単に説明したクイック ビデオをご視聴ください。
Fmax 目標達成
IP インテグレーター、DFX、デバッグ、およびシミュレーションにおける使いやすさ向上
詳細は、「最新情報」をクリックしてください。
高速デザインで FMAX の目標を達成することは、ハードウェアの設計サイクルで特に困難なフェーズの一つです。Vivado では、QoR (Report QoR Assessment)、RQS (Report QoR Suggestions)、および IDR (Intelligent Design Runs) などの独自機能を提供し、タイミングの達成をサポートします。これらのツールを利用することで、通常数週間かかるパフォーマンス目標の達成を数日で実現でき、生産性が飛躍的に向上します。
デザインに新機能を追加してデバッグするプロセスには反復作業が不可欠です。これらの反復作業のほとんどは、インクリメンタルな変更であり、その変更はデザインの一部分に限定されます。Vivado ML エディションでは、インクリメンタル コンパイルと抽象化シェルという 2 つの機能を提供し、この反復プロセスを効率化します。
アダプティブ SoC や FPGA の設計初期段階で正確に電力を見積もることは、効率的な設計プロセスの一部として非常に重要です。Power Design Manager は、Versal や UltraScale+ ファミリなどの大規模かつ複雑なデバイスに対応し、初期段階で正確に電力を計算できる最先端の消費電力見積もりツールです。複雑なハードウェア IP ブロックを多数統合しているデバイスの消費電力を正確に予測できるように特別に設計されています。
Vivado デザイン フロー
Vivado は、VHDL や Verilog などの従来の HDL を使用したデザイン入力をサポートしています。また、IP インテグレーター (IPI) という GUI ベースのツールもサポートしており、プラグアンドプレイの IP 統合設計環境を提供します。
Vivado ML エディションは、最先端の複雑な FPGA および SoC 向けに最高レベルの合成/インプリメンテーション機能を提供し、タイミング クロージャやタイミング メソドロジのための設計を効率化します。
Vivado のデフォルト フローで利用できる UltraFast 設計手法レポート (report_methodology) は、デザインへの制約の適用、結果の分析およびタイミング クロージャの達成に有効です。
Dynamic Function eXchange (DFX) 機能を使用して、FPGA デザインの一部をリアルタイムで変更できるようになります。つまり、その他のロジックが動作中にパーシャル ビットストリームを FPGA にダウンロードできるようになるため、必要に応じて柔軟にデザインに変更を加え、パフォーマンスを向上させることができます。Dynamic Function eXchange 機能により、デバイス数を削減したり、小規模デバイスへ移行して省電力化を実現できます。また、いつでもシステムをアップグレードできます。
Vivado ML スタンダード エディションは、デバイス数に制限がある無償版 Vivado ML です。
Vivado ML エンタープライズ エディションは、すべての AMD のデバイス サポートが含まれています。
Vivado 用セルフサービス リソース
HTML ベースの技術資料などを効率的に検索およびナビゲーションするためのオンライン ツール。
特定のデザイン タスク、デバイス、ツールに関する最新の技術資料やリソースを提供。
さまざまなテーマのトレーニング情報を集めたライブラリ。
専門家によるサポート、デザイン アドバイザリ、既知の問題およびコミュニティ。