Leading performance icon

コスト重視アプリケーション向けに
最高の性能/ワットを実現

gear and graph for high compute density

超小型フォームファクターで
最高の演算密度を実現

swilling arrows for scalability icon

UltraScale+ FPGA/SoC ファミリ間の
スケーラビリティ

最新情報

新しい ARTIX ULTRASCALE+ FPGA ファミリ

実績ある 16nm UltraScale アーキテクチャで構築された 4 種類のコスト重視 FPGA

新しい Artix UltraSCALE+ FPGA ファミリ

シリアル I/O
性能

最新プロトコル対応 16Gb/s トランシーバー搭載

信号処理
演算密度

スモール フォーム ファクター パッケージでクラス最高の DSP 帯域幅

マルチレベル
セキュリティ

サイバーセキュリティや IP 保護のための暗号化、認証、DPA 耐性

新しい ZU1 デバイスの紹介

小型かつ高性能

新しい ZU1 デバイス図

ポートフォリオの中で消費電力とコストが最も低い

I/O の対ロジック セル比率が最も高い

DSP の対ロジック セル比率が最も高い

同じマルチプロセッシングの Arm® プロセッシング システム

最高の演算密度

InFO パッケージ技術により、AI や信号処理に対応する最高の演算密度を実現

Artix UltraScale+ chip

70%

削減

2.3X

DSP 帯域幅*

zynq ultrascale+ soc chip

60%

削減

5 倍

DMIPs/mm2**

InFO パッケージで提供されるデバイスは次のとおりです。

デバイス AU10P AU15P ZU1 CG/EG ZU2 CG/EG ZU3 CG/EG
寸法 (mm) 9.5 x 11.5 9.5 x 11.5 9.5 x 15 9.5 x 16 9.5 x 16

* Artix-7 FPGA と比較
** ASSP と比較
フォーム ファクターとフリップチップ パッケージの比較

実績ある 16nm ポートフォリオ全体でスケーラブル

新たに追加された Artix® UltraScale+™ FPGA と Zynq® UltraScale+ MPSoC は、実績のある 16nm UltraScale アーキテクチャで構築されているため、既存の UltraScale+ デバイスで使用したハードウェア IP や安全性/信頼性の認定をそのまま利用できます。また、デザインを一度完成させれば、最終製品の要件に合わせてポートフォリオ内でデザインを拡張できるためコストを削減できます。

カメラ
xilinx-artix-ultrascaleplus-white
xilinx-kintex-ultrascaleplus-white
xilinx-virtex-ultrascale-plus-white
xilinx-zynq-ultrascale-plus-white

ウェビナー

Artix UltraScale+ chip and zynq ultrascale+ zu1 chips

詳細新しいコスト重視 FPGA および SoC についてウェビナーで紹介します。ウェビナーの最後には Q&A セッションがあり、ザイリンクスの専門家に直接質問できます。