High-Speed Transceiver Pin Multiplexing (HSTPM) IP コアは、AMD ギガビット トランシーバー (GT) を使用するオフチップ接続に低レイテンシかつサイクル精度のソリューションを提供します。このコアは、デバイス間の IO 数を増やし接続性を向上させることができるため、エミュレーションやプロトタイピングに最適なソリューションです。このソリューションを採用したエミュレーションやプロトタイピング プラットフォームは、より高い性能や容量への要件に対応する拡張性を備えることができます。
レート | MUX 比 |
レーン | LUT | FF | BRAM | URAM | DSP |
---|---|---|---|---|---|---|---|
26g |
1024 |
4 |
6383 |
12910 | 0 | 0 | 0 |