UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

デザイン セキュリティ ソリューション

安全保護システム

ザイリンクスは、完璧なセキュリティ ソリューションを提供するために NIST などの政府関連組織と密接な協力体制を築いています。TRUST 仕様に準拠するために、シリコン機能、IP、およびデザイン フローを提供して、不正操作防止や情報保証用のソリューションを提供します。

不正操作防止 (AT)

ザイリンクスは、数年間 FPGA AT ソリューション開発の最前線で活躍してきました。Virtex-II デバイスは、ビットストリームの暗号化を導入した初めての FPGA で、その後Spartan®-6、Virtex®-5、Virtex-6、7 シリーズ、および UltraScale アーキテクチャ デバイスでは、さらなる AT ソリューションを提供してきました。 Virtex-6、 Virtex-7 および UltraScale アーキテクチャ デバイスにはビットストリームの認証機能が備わっています。また、ザイリンクスは Security Monitor というソフト IP コアも提供しているため、コンフィギュレーション後の不正操作を確実に防ぐことができます。

さまざまなザイリンクス FPGA AT 機能を利用できるため、システム設計者は、FPGA デザインに必要な AT 機能を選択できます。AT は、各 AT 機能を個別に有効にする方法と、3 つの主な AT 分野に対応する、これらの AT 機能を組み合わせて利用する方法があります。

1.       防止 – ビットストリームの暗号化や認証など

2.       検出 – 電圧や温度の監視など

3.       反応 – 不正操作を検出すると、ビットストリーム BBRAM 暗号解読キーを消去する

下表に、さまざまなザイリンクス デバイス ファミリがサポートしているビルトイン デバイス機能を示します。受動的セキュリティ機能は、FPGA 内にすでに組み込まれているため、FPGA ロジック デザインに追加する必要はありません。ユーザー デザインには能動的セキュリティ機能が必要なため、FPGA ロジック デザインにそれらを追加してください。

ビルトインのシリコン機能 Virtex-5 Spartan-6 Virtex-6 7 シリーズ Zynq UltraScale
受動的
AES 256 (BBRAM) X X X X X X
AES 256 (eFUSE)   X X X X X
安全なコンフィギュレーション/ブート (PL/PS) X X X X X X
ハードウェア制御によるリードバックの無効化 X X X X X X
復号して認証     X X X X
DPA への対抗措置           X
DPA 耐性           X
Active
SEU チェック X X X X X X
JTAG の無効化/監視 (BSCAN) X X X X X X
内部のキー消去 X X X X X X
内部のコンフィギュレーション メモリ消去 X   X X X X
固有識別子 (Device DNA)   X X X X X
オンチップ温度/電圧の監視 X   X X X X
PROG_B の遮断     X X X X
固有識別子 (ユーザー eFUSE)     X X X X
キーの軽快性           X
不正操作のロギング           X

そのほかに、認定機関で検証済みのエキスポート可能なザイリンクス Security Monitor (SecMon) IP も利用できます。1 つのセキュリティ モジュールに上記の能動的セキュリティ機能が多数統合されています。たとえば、この IP を使用して、JTAG、電圧、および温度などを監視し、攻撃を検知した場合に反応できます。また、安全なパーシャル リコンフィギュレーション (PR) 動作も実行できます。  詳細は、『Security Monitor IP の製品概要』をご覧ください。

情報保証

SCC (Single Chip Cryptography) として正式に知られているザイリンクスのアイソレーション デザイン フロー (IDF) では、モジュールの冗長化、ウォッチドッグ アラーム、安全性レベルで分離、およびテスト ロジックを分離して安全に削除など、さまざまな方法でシングルチップのエラー耐性を持たせることが可能なため、FPGA モジュール レベルでエラーを抑制できます。詳細については、 アイソレーション デザイン フロー ページをご覧ください。

ザイリンクスのアルゴリズム インプリメンテーションは、アルゴリズム検証プログラム (CAVP) で認証されています。

さらに、ザイリンクスの 7 シリーズ FPGA および Zynq SoC デバイスを安全にコンフィギュレートするために使用されるアルゴリズム インプリメンテーションは、NIST 公認のセキュリティ試験研究所によって個別に評価され、適切であることが保証されています。  これらの検証項目は、NIST Cryptographic Algorithm Validation Program (CAVP) ウェブサイトに記載されています。

インダストリアル IoT 用サイバー セキュリティ

ザイリンクスの Zynq®-7000 SoC および Zynq UltraScale+™ MPSoC は、多層防御のサイバー セキュリティ対策をサポートし、ザイリンクス ソリューションと広範なエコシステム ソリューションを組み合わせて、進化する規格を包括的にカバーします。 さらに、ザイリンクスはサードパーティが自社のサイバー セキュリティ クレームを検証できるように、Industrial Internet Consortium (IIC) セキュリティークレーム評価テストベッド (Security Claims Evaluation Testbed) の基盤技術を提供しています。  ザイリンクスは、サプライ チェーンからプログラム実行中に至るまでトラスト チェーン全体に有効なソリューションを提供するため、ユーザーは強力な信頼の基点 (Root of Trust) をベースにアプリケーションを構築できます。  これらの多層セキュリティ ソリューションには、以下のものがあります (ただし、これらに限定されない)。

  • セキュア通信エンジン (例: 暗号化ソフトウェア ライブラリ、ハードウェア アクセラレーション)
  • エンベデッド ソフトウェア、ハードウェア、およびデザイン フローによるランタイム セキュリティ/アイソレーション (例: ハイパーバイザー、TrustZone、保護ユニット)
  • ハードウェアの Root-of-Trust (例: セキュア ブート、メジャー ブート)
  • 信頼できるサプライ チェーン

TRUST

セキュリティの基本は、システムに使用される本物のデバイス、ソフトウェア、ファームウェア、および IP だけが設計どおりの動作のみを行い、それ以外の動作が行われないように保証することです。ザイリンクスは、NIST が規定するオープン規格 (800-161 および 5200.44) を積極的に導入および評価し、これらの仕様を満たし、さらに上回る仕様を目指します。

TRUST に関する一般的な質問は、trust@xilinx.comへお問い合わせください。

主なアライアンス メンバー

このページをブックマークに追加