SPI (System Packet Interface) および SFI (SerDes Framer Interface)
OIF SPI (System Packet Interface) および SFI (SerDes Framer Interface) は、SONET/SDH やイーサネット アプリケーションに広く普及している高性能パラレル インターフェイスを提供しています。
ザイリンクス SPI および SFI の特長
各種 FPGA プラットフォームでハードウェア検証済みのハンド幅に最適化したソース コードによって最大のスループットが実現できます。
SFI
SFI-5 リファレンス デザインは、スキュー差を調整する十分なレシーバ用デスキュー マージンで 40Gb のペイロード データ レートをサポートします。
ザイリンクス SFI-4.1 リファレンス デザインはは、ダイナミック アライメントによって最高 710Mbps/チャネルをサポートする OC-192 フレーマ インターフェイス用の安定したソリューションを提供します。
リファレンス デザインは次の条件を満たします。
- 最新の Optical Internetworking Forum (OIF) SerDes フレーマ インターフェイス SFI- 5 と SFI-4.1 仕様に準拠
- ハードウェア検証済み
SPI
OC-192 (10Gbps)、OC-48 (2.5Gbps) データ レートをサポートする SPI LogiCORE™ ソリューションは、物理レイヤ (PHY) とリンク レイヤ デバイス間を結ぶ頑強かつ高性能のインターフェイスを提供し、広範なネットワーク アプリケーションおよび様々な DWDM サービスや SONET/SDH ベースの通信システムに対応します。ザイリンクス SPI コアは、次の条件を満たしています。
- 最新の OIF(Optical Internetworking Forum) の SPI (System Packet Interface) インプリメンテーション協定に完全に準拠
- SATURN® 開発グループの POS-PHY インターフェイス規格に完全に準拠
- OC-48/OC-192 POS、ATM、Gb、10Gbps イーサネット アプリケーションに対応
- PMC-Sierra 社、Mindspeed 社、Vitesse 社、Intel® 社製を含む各社のリンク レイヤ、PHY および NPU デバイスとの併用をハードウェア検証済み
| プロトコル別ザイリンクス ソリューション |
| プロトコル |
市場 |
アプリケーション |
開発上の利点 |
FPGA ファミリ |
| SFI-5 |
ワイヤド通信 |
OC-768、40Gb 用フレーマ インターフェイス |
40Gb の十分なレシーバ用デスキュー マージン |
Virtex®-5 |
| SPI-4.2 |
ワイヤド通信 |
OC-192、10Gb |
ダイナミック アライメントで 10Gb |
Virtex-5、Virtex-4 |
| SPI-3 |
ワイヤド通信 |
OC-48、2.5Gb |
パラメータ化可能 |
Virtex-5、Virtex-4、Extended Spartan®-3A ファミリ |
| SFI-4.1 |
ワイヤド通信 |
OC-192 用フレーマ インターフェイス |
ダイナミック アライメントで最高 710Mbps/チャネル |
Virtex-5、Virtex-4 |
|